“Mọi người đã nghĩ về cái chết của Định luật Moore. Điều đó có thể đúng, nhưng chưa phải bây giờ”, Gelsinger nói tại một sự kiện của Viện Công nghệ Massachusetts (MIT) cuối tuần qua, theo Tom’s Hardware. “Chúng ta không còn ở kỷ nguyên vàng của Định luật Moore. Giờ đây, mọi thứ khó hơn nhiều. Có lẽ, nó sẽ đúng với thời gian dài hơn, khoảng ba năm. Mọi thứ chắc chắn chậm lại”.
CEO Intel Pat Gelsinger. Ảnh: Intel
Định luật Moore do Gordon Moore, nhà đồng sáng lập Intel, đưa ra năm 1965, trong đó nói số bóng bán dẫn (transistor) trên mạch tích hợp sẽ tăng gấp đôi mỗi năm, sau đó được sửa thành chu kỳ 18 tháng. Đây là khái niệm đặt nền móng cho định nghĩa nhân đôi số bóng bán dẫn đồng nghĩa tăng gấp đôi hiệu suất của CPU theo chu kỳ tương tự. Số bóng bán dẫn trên chip là yếu tố đặc biệt quan trọng.
Số lượng càng lớn đồng nghĩa chip càng mạnh và tiết kiệm năng lượng. Ví dụ, dòng iPhone 11 ra năm 2019 được trang bị chip A13 Bionic 7 nm chứa 8,5 tỷ bóng bán dẫn. Đến chip A17 Pro 3 nm trên iPhone 15 Pro và 15 Pro Max đã có 19 tỷ bóng bán dẫn, qua đó có hiệu suất cao hơn cũng như mức tiêu thụ điện năng thấp hơn. Trong khi đó, MI300X, chip mạnh nhất dùng để huấn luyện AI của AMD mới ra cuối 2023, chứa 153 tỷ mosfet (bóng bán dẫn hiệu ứng trường).
Theo Gelsinger, Intel đang chuyển sang khái niệm mới gọi là “Định luật Super Moore”, hay Định luật Moore 2.0. Trong đó, công nghệ đóng gói chip 2,5D và 3D sẽ giúp tăng bóng bán dẫn mà không khiến kích thước chip trở nên quá lớn. Dựa trên công nghệ đóng gói mới có tên RibbonFET, công ty sẽ tạo ra chip chứa 1.000 tỷ bóng bán dẫn vào năm 2030. RibbonFET là kiến trúc với các bóng bán dẫn bao phủ nhiều phía, giảm rò rỉ dòng điện truyền đi giữa các thành phần. Công nghệ này tương tự Gate-All-Around mà Samsung Foundy sử dụng trên tiến trình sản xuất chip 3 nm của hãng.
Công nghệ PowerVIA là yếu tố thứ hai sẽ có trên chip nghìn tỷ bóng bán dẫn của Intel năm 2030. Với kỹ thuật này, các đường cấp nguồn được đặt ở mặt sau chip thay vì ở mặt trước để cải thiện sức mạnh và hiệu suất. Hãng cũng tạo các nút quy trình mới giúp giảm kích thước bóng bán dẫn. Cuối cùng là quy trình đóng gói chip 3D, với 16 lớp mạch tích hợp được xếp chồng để tạo thành một con chip duy nhất.
Intel hiện đi sau các xưởng đúc chip khác như TSMC hay Samsung Foundy. Cả hai đã sản xuất chip 3 nm, trong khi Intel đang ở tiến trình 5 nm. Tuy nhiên, bộ ba cũng đang chạy đua sản xuất chip 2 nm năm 2025. Đến 2032, ba hãng dự kiến sản xuất được chip 1 nm.
Nói về lĩnh vực bán dẫn, Gerlsinger cũng cho rằng chi phí nhà máy đã thay đổi lớn những năm qua. “Nếu một nhà máy hiện đại xây dựng cách đây 7 hoặc 8 năm, nó có giá khoảng 10 tỷ USD. Bây giờ, con số này là 20 tỷ USD”, CEO Intel nói thêm.
Theo Nikkei Asia, tổng chi tiêu vốn của TSMC, Intel và Samsung Electronics năm 2022 là hơn 97 tỷ USD, cao gấp đôi số tiền mà EU dự định dùng để phát triển lĩnh vực chip một thập kỷ tới. “Chi phí đang làm mọi thứ chậm lại. Trước đây, TSMC áp dụng công nghệ mới hai năm một lần, hiện là ba năm và tương lai có thể lâu hơn”, Handel Jones, chuyên gia kỳ cựu về bán dẫn và CEO của công ty tư vấn chip International Business Strategies, nói với Nikkei Asia.
Bảo Lâm
